ČSN EN 61691-3-3 (013750)
Behavioural languages - Part 3-3: Synthesis in VHDL
Automatische Übersetzung:
Sprachen zur Beschreibung des Systemverhaltens - Teil 3-3: Synthese in VHDL. (Text-Standard ist nicht Teil einer Kopie).
NORM herausgegeben am 1.5.2002
Informationen über die Norm:
Bezeichnung normen: ČSN EN 61691-3-3
Zeichen: 013750
Katalog-Nummer: 64774
Ausgabedatum normen: 1.5.2002
Zahl der Seiten: 4
Gewicht ca.: 12 g (0.03 Pfund)
Land: Tschechische technische Norm
Kategorie: Technische Normen ČSN
Kategorie - ähnliche Normen:
Die Annotation des Normtextes ČSN EN 61691-3-3 (013750):
Soubor mezinárodní normy EN 61692 poskytuje prostředky k návrhu objektu pomocí základní specifikace hardwaru v jazyku VHDL. Popisný jazyk hardwaru VHDL (Hardware Description Language) slouží pro velmi rychlé integrované obvody VHSIC (Very High Speed Integrated Circuit). Používá se pro zpracování dokumentace, ověřování a syntézu velkých číslicových celků. Přesná definice jazyka VHDL je obsažena v Části 1: Referenční příručka jazyka VHDL. Jazyk slouží k návrhu hardwaru s přesně definovanými vstupy a výstupy a vykonává přesně stanovené funkce. Předmětem návrhu může být celý systém, podsystém, deska, čip, makrobuňka, logické hradlo nebo jakákoliv úroveň abstrakce mezi tím. Jazyk VHDL se může použít i k popisu konfigurace při sestavování navržených entit, aby tvořily celkový návrh. Tato část normy je založena na dokumentu IEEE Std 1076-3:1997: Norma IEEE - Syntéza sad. Podporuje syntézu v jazyku VHDL a ověřování hardwarových návrhů pomoci definice typů vektorů pro zobrazení celočíselných hodnot se znaménkem i bez znaménka.
Normansicht ČSN EN 61691-3-3 (013750)
Ähnliche Normen:
1.9.1995
1.9.1995
1.3.2010
1.3.2010
1.1.2000
1.1.2000
Empfehlungen:
EEviZak – alle Gesetze einschließlich ihrer Evidenz in einer Stelle
Bereitstellung von aktuellen Informationen über legislative Vorschriften in der Sammlung der Gesetze bis zum Jahr 1945.
Aktualisierung 2x pro Monat!
Brauchen Sie mehr Informationen? Sehen Sie sich diese Seite an.