Cookies
Wir benötigen Ihre Einwilligung zur Verwendung der einzelnen Daten, damit Sie unter anderem Informationen zu Ihren Interessen einsehen können. Klicken Sie auf "OK", um Ihre Zustimmung zu erteilen.
IEC 62530-ed.3.0
SystemVerilog - Unified Hardware Design, Specification, and Verification Language
Name übersetzen
NORM herausgegeben am 26.7.2021
Informationen über die Norm:
Bezeichnung normen: IEC 62530-ed.3.0
Ausgabedatum normen: 26.7.2021
SKU: NS-1030838
Zahl der Seiten: 1315
Gewicht ca.: 3976 g (8.77 Pfund)
Land: Internationale technische Norm
Kategorie: Technische Normen IEC
Kategorie - ähnliche Normen:
Industrial automation systems in generalLanguages used in information technology
Die Annotation des Normtextes IEC 62530-ed.3.0 :
IEC 62530:2021(E) provides the definition of the language syntax and semantics for the IEEE 1800™ SystemVerilog language, which is a unified hardware design, specification, and verification language. The standard includes support for behavioral, register transfer level (RTL), and gate-level hardware descriptions; testbench, coverage, assertion, object-oriented, and constrained random constructs; and also provides application programming interfaces (APIs) to foreign programming languages. This edition corrects errors and clarifies aspects of the language definition in IEEE Std 1800-2012.1 This revision also provides enhanced features that ease design, improve verification, and enhance cross-language interactions. This publication has the status of a double logo IEEE/IEC standard.
