Wir benötigen Ihre Einwilligung zur Verwendung der einzelnen Daten, damit Sie unter anderem Informationen zu Ihren Interessen einsehen können. Klicken Sie auf "OK", um Ihre Zustimmung zu erteilen.
IEEE Standard for High-Speed Test Access Port and On-Chip Distribution Architecture
Name übersetzen
NORM herausgegeben am 28.7.2017
Bezeichnung normen: IEEE 1149.10-2017
Ausgabedatum normen: 28.7.2017
SKU: NS-688562
Zahl der Seiten: 96
Gewicht ca.: 319 g (0.70 Pfund)
Land: Internationale technische Norm
Kategorie: Technische Normen IEEE
New IEEE Standard - Active.
Circuitry that may be built into an integrated circuit to assist in the test, maintenance, and support of assembled printed circuit boards, assembled multi-die packages, and the test of die internal circuits is defined in this standard. The circuitry includes a high-speed TAP (HSTAP) with a packet encoder/decoder and distribution architecture through which instructions and test data are communicated. The standard leverages the languages of IEEE Std 1149.1™ to describe and operate the on-chip circuits.
ISBN: 978-1-5044-3995-4, 978-1-5044-3996-1
Number of Pages: 96
Product Code: STD22564, STDPD22564
Keywords: 3D-IC, Boundary-Scan Description Language, BSDL, debug, High Speed JTAG, I2C, IEEE 1149.1™, PDL, IEEE 1149.10™, integrated circuit, JTAG, wafer, Procedural Description Language, SERDES, SPI, system level test
Category: Test Instrumentation and Techniques|Test Technology
Wollen Sie sich sicher sein, dass Sie nur die gültigen technischen Normen verwenden?
Wir bieten Ihnen eine Lösung, die Ihnen eine Monatsübersicht über die Aktualität der von Ihnen angewandten Normen sicher stellt.
Brauchen Sie mehr Informationen? Sehen Sie sich diese Seite an.
Letzte Aktualisierung: 2024-05-07 (Zahl der Positionen: 2 897 585)
© Copyright 2024 NORMSERVIS s.r.o.